 |
Varistance CMS avec tension inverse de crête élevée nominale pour SDRAM DDR5 16Gb A-Die
Détails sur le produit:
| Lieu d'origine: | Dongguan, Guangdong, Chine |
| Nom de marque: | UCHI |
| Certification: | SGS.MA.CTI.CQC |
| Numéro de modèle: | SDRAM DDR5 16 Go A-Die |
Conditions de paiement et expédition:
| Quantité de commande min: | 10000 pièces |
|---|---|
| Prix: | Négociable |
| Détails d'emballage: | Le volume/bande |
| Délai de livraison: | 5-7 jours |
| Conditions de paiement: | T/T, Paypal, Western Union, gramme d'argent |
| Capacité d'approvisionnement: | 5000,000,000PCS par mois |
|
Détail Infomation |
|||
| Série de production: | Varistance CMS | Courant maximal: | Varie (par exemple, jusqu'à plusieurs ampères) |
|---|---|---|---|
| Technologie: | Oxyde de métal | Absorption d'énergie: | Généralement 0,1J à 10J |
| Applications: | Protection contre les surtensions dans les circuits électroniques | C.C d'estimation de tension: | 385V |
| Bon nom: | Varistance CMS 10D471K 470V 10% | Résistance d'énergie: | Un 0.02J B 0.05J |
| Résistance d'isolation: | Généralement >100 MΩ | Terminal: | Support CMS spécial |
| Température de stockage: | -55 +125 | Vérificateur de tension AC: | 175 à 385 V |
| Vérificateur de tension: | 470V +/-10% | ||
| Mettre en évidence: | Varistance CMS pour SDRAM DDR5,Varistance à haute tension inverse de crête,Varistance CMS compatible avec la matrice A |
||
Description de produit
SDRAM DDR5 16Go A-Die
1.1 Caractéristiques principales
• Conforme à la norme JEDEC ;
• Alimentation : VDD/VDDQ = 1.1V (1.067V (-3%) à 1.166V (+6%)) ;
• Alimentation : VPP = 1.8V (1.746V (-3%) à 1.908V (+6%)) ;
• Boîtier standard JEDEC : FBGA 82 billes pour x4/x8, FBGA 102 billes pour x16 ;
• Configuration de la matrice :
• 32 banques (8 groupes de banques, 4 banques par groupe de banques) pour x4/x8 ;
• 16 banques (4 groupes de banques, 4 banques par groupe de banques) pour x16 ;
• Architecture de préextraction 16n bits ;
• Longueur de rafale (BL) : BL16, BC8 OTF, BL32 (facultatif), BL32 OTF (facultatif) sont pris en charge ; • Latence CAS (CL) programmable ;
• Latence d'écriture CAS (CWL) programmable ;
Terminaison sur puce (ODT) via réglage du registre de mode : RTT_PARK, RTT_WR, RTT_NOM_WR, RTT_NOM_RD, DQS_RTT_PARK
Rafraîchissement de la même banque et rafraîchissement de toutes les banques pour le mode de rafraîchissement normal et le mode de rafraîchissement à granularité fine ; • Rafraîchissement à granularité fine 2x (0°C ≤ TCase ≤ 85°C), 4x (85°C ≤ TCase ≤ 95°C) pour un tRFC plus petit ;
• Strobe de données différentiel bidirectionnel ;
• Interface POD (Pseudo Open Drain) pour l'entrée/sortie de données, l'entrée de commande et d'adresse ;
• Le mode test de connectivité (TEN) est pris en charge ;
• VREF interne pour les entrées de données, les entrées de commande/adresse et la sélection de puce ;
• CAI (inversion de commande et d'adresse) ;
• Le mode 1N/2N est pris en charge pour les commandes ;
• L'égaliseur à rétroaction décisionnelle (DFE) à 4 taps est pris en charge ;
• Les tests en boucle fermée et de taux d'erreur binaire sont pris en charge ;
• hPPR/sPPR est pris en charge ; sPPR Do/undo/Lock est pris en charge ;
• Modes d'entraînement :
• Entraînement VrefDQ / VrefCA / VrefCS
• Mode d'entraînement en lecture
• Mode d'entraînement CA
• Mode d'entraînement CS
• Entraînement VREFDQ par broche
• Mode d'entraînement de mise à niveau d'écriture
• Ajusteur de cycle de service (DCA) pour la lecture - Global
• DCA (ajusteur de cycle de service) par broche pour la lecture - par broche (DQ) • Adressabilité par DRAM (PDA) ;
• Mode d'économie d'énergie maximale (MPSM) ;
• Commande multi-usage (MPC) ;
• Réinitialisation asynchrone pour la mise sous tension ;
Température du boîtier de fonctionnement : 0°C ≤ TCase ≤ 95°C ;
• Prise en charge des modes auto-rafraîchissement et auto-rafraîchissement ;
• Période de rafraîchissement moyenne :
• 3.9 μs/32ms, 8K cycles à 0°C ≤ TCase ≤ 85°C ; • 1.95 μs/16ms, 8K cycles à 85°C < TCase ≤ 95°C ;
Préambules et postambules de lecture/écriture programmables ;
• Le code de redondance cyclique (CRC) est pris en charge pour l'intégrité des données de lecture/écriture ; • ECC sur puce;
• Transparence ECC et nettoyage d'erreurs ;
• MBIST / mPPR;
• Le mode Gear Down n'est pas pris en charge ;
• Mode test du pilote de sortie du boîtier ;
• Le rafraîchissement partiel de la matrice (PASR) n'est pas pris en charge ;
• Conforme RoHS
Remarque :
La fonctionnalité décrite et les spécifications de temporisation incluses dans cette fiche technique sont pour le mode de fonctionnement avec DLL activé (fonctionnement normal), sauf indication contraire.
Spécifications du boîtier SDRAM DDR5
Ce chapitre présentera principalement les dimensions du boîtier et le brochage dans les configurations x4/x8/x16, ce qui peut vous aider à faire correspondre votre appareil.
Dimensions du boîtier SDRAM DDR5 page 7
• Brochage SDRAM DDR5 x8 utilisant MO-210-AN – 82 billes page 8 • Description du brochage page 9
Vous voulez en savoir plus sur ce produit
